摘 要： 介绍了频率合成技术中三个重要的方法，比较分析直接频率合成技术、锁相环频率合成技术（PLL技术）以及直接数字频率合成技术（DDS技术）的优缺点。着重探讨了DDS频率合成技术杂散噪声来源，比如：幅度量化噪声、相位舍位噪声以及DAC的非理想性引起的噪声等。以相位舍位噪声尤为突出，通过分析DDS产生的噪声来源，提出了一种合理规避DDS舍位噪声引起的杂散信号的方法，并且在实际工程中得以验证。
关键词： 超短波； 频率合成； DDS； 杂散信号； 舍位噪声
中图分类号： TN74⁃34； TP74 文献标识码： A 文章编号： 1004⁃373X（2013）07⁃0076⁃04
0 引 言
频率合成器作为电子系统的心脏是现代电子系统中的重要组成部分。在雷达、导航、电子对抗、广播电视、仪器仪表、以及通信等许多领域得到广泛的应用。随着科学技术的发展以及需求的不断提高，对频率合成器也提出的越来越高的要求，尤其在其关键性指标如杂散抑制、相位噪声、频率分辨率、频率转换时间、体积及功耗要求越来越严格，从而也推动了频率合成器的发展[1]。
1 频率合成器的基本原理
频率合成技术大致可以分为三种：直接频率合成技术、锁相环频率合成技术、直接数字频率合成技术。
1.1 直接频率合成技术
直接频率合成是利用分频、混频、倍频等方法由参考源频率按照加、减、乘、除运算直接合成所需要频率的频率合成技术。其优点是相位噪声低、频率转换速度快。缺点则是输出的杂散多，体积大、功耗和成本也相当的高。随着科学技术的发展，这种技术的应用已经不是很常见。
1.2 锁相环频率合成技术
锁相环PLL（Phase Lock Loop）频率合成技术是由鉴频鉴相器、分频器、环路滤波器和压控振荡器组成[2]，如图1所示。它的优点是输出频带宽、输出杂散小、易于集成等；缺点是输出的相位噪声相对较差、频率转换时间长、频率输出分辨率受限制等。随着小数分频频率合成技术、电荷泵等技术的应用，锁相环频率合成技术的应用也越来越广泛[1，3⁃4]。
锁相环频率合成技术结构框图
1.3 直接数字频率合成技术
1971年3月J.Tierney和C.M.Tader等人提出了DDS（Direct Digita Frequency Synthesis）的概念，利用数字方式累加相位，再以相位之和作为地址来查询函数表，将得到的正弦波幅度的离散数字序列经过DAC（Digital Analog Converter）变换得到模拟正弦波输出的技术[5]，
DDS结构框图
DDS采用了全数字结构的方式，因此，具备了直接频率合成技术和锁相环频率合成技术所不具备的优点：
（1）频率转换快：频率控制字的传输时间以及低通滤波器的期间响应时间很短，高速DDS的频率切换时间可达到ns级。
（2）频率分辨率高：当频率控制字FCW=1，频率分辨率[Δf=fc2N]，一般[N]都比较大使DDS的分辨率达到μHz级。
（3）频率变化时相位连续：频率控制字的改变实际是改变了相位的累计增长率，而相位本身是连续的。
（4）易于控制，方便功能扩展：改变ROM表中存储的数据就可以实现任意波形的输出，同时通过频率控制字FCW的改变可以实现调制等功能的扩展。
DDS的全数字结构带来了很多优点，但是也是由于这种结构以及器件的非理想性决定了DDS的杂散抑制较差，以及输出带宽相对较窄，由于奈奎斯特采样定律决定[fc]要大于2[fo]，一般[fo40%fc]，限制了DDS的输出带宽。
2 DDS杂散分析
若要DDS输出的信号波形为理想波形必须具备3个条件[6]：
（1）没用相位舍位，即[B]=0（[B]为[N]位相位累加器低位的位数）；
（2）ROM用无限长的码字表示正弦波的样点值，即D=∞（D指表示正弦波样点值的码字位数）；
（3）DAC具有无限宽的输入数据总线，并且具有理想的DAC转换特性。
但在实际的DDS中，为了取得较高的频率分辨率，相位累加器的位数N取的较大，然而由于体积和成本的限制，ROM表的容量远远的小于[2N]。在寻址ROM时，累加器输出的低B位被舍去，只输出[N-B]位去寻址ROM，这样就引起了误差即为相位舍位误差[εp（n）]。理论上，一个正弦样点幅度值需用一个无限长的二进制代码才能精确的表示，但实际中考虑到ROM的容量，功耗等因素，ROM中只存储了无限长二进制码字的高位部分作为ROM的输出，引起了幅度量化误差[εq（n）]。同样由于DAC的非理想特性也会引起DAC的误差[εDAC（n）]。
实际参数DDS输出杂散来源模型
DDS杂散来源模型框图
在上述三种噪声中，DDS的舍位噪声的影响尤为严重，对系统的影响也最大。分析DDS的舍位方式可以看出若舍位的后B位均为0，也就不存在舍位的影响了，输出频率形式上满足：
[fo=m∙fc2A] （1）
满足此条件的频点称为DDS的主频率。式中：[fo]为输出频率；[fc]为参考时钟，[A]为[N-B]，即ROM寻址的高位。DDS引入相位舍位后，效果相当于在理想参数DDS输出的信号中引入相位调制。
[so（n）=cos2π2N∙nK-2π2N⋅εpn] （2）
式中[εpn]为舍位噪声序列，[εpn=nb mod2B]。因为 0≤[εpn]≤[2B]，所以可得：
[2π2N⋅εpn2π2N⋅2B1] （3）
DDS的输出波形序列为：
[son=cos2π2N⋅nK-sin2π2N⋅nK2π2N⋅εpn] （4）
由三角公式可得，理想的DDS输出序列为：
[so（n）=cos2π2N⋅nK] （5）
由相位舍位引起的波形误差序列为：
[sen=sin2π2N⋅nK2π2N⋅εpn] （6）
可以看出[sen]为DDS输出频谱中出现杂散的根源，通过公式推导可以得到DDS相位舍位杂散的频谱分量主要出现在[fo±b2N⋅fc]处（b=[Kmod2B]），杂散的幅度为：[π2N⋅SaKπμ⋅2BSabπμ]，其中：[μ=2NGcd（2N，K）]，[Gcd（2N，K）]为取[x]，[y]的最大公约数。
主频幅度[π⋅SaKπμ]与杂散的幅度比为：
[SSspur=20log12N-B⋅Sabπ2B6（N-B）] （7）
3 杂散抑制策略
DDS的输出频段受到其固有特性的限制，目前业界高速DDS的参考时钟[fc]最高工作频率在1 GHz，DDS的输出频率就往往限制在400 MHz以下，比较适合在VHF频段输出。当然可以采用与其他频率合成技术结合可以输出较高的频率[7]。本文主要讨论超短波电台（30～88 MHz），以ADI公司AD9858DDS为例[8]，参考时钟采用819.2 MHz，频率输出步进值为25 kHz。
3.1 工程试验
从上面的分析了解到若要消除DDS的舍位噪声，则必须满足[fo=m∙fc2A]，式中[m]为整数。
按照输出控制字相应的使控制单元输出至DDS单元的频率控制字低位的全零位逐渐增加，测试200 kHz的杂散，测试结果
不同频率控制字下的杂散情况
[本振输出
频率 /MHz＼&DDS频率控制字＼&200 kHz
杂散＼&51.25＼&0001 0000 0000 0100 0000 0000 0000 0000＼&有＼&51.3＼&0001 0000 0000 1000 0000 0000 0000 0000＼&有＼&51.4＼&0001 0000 0001 0000 0000 0000 0000 0000＼&无＼&51.6＼&0001 0000 0010 0000 0000 0000 0000 0000＼&无＼&52＼&0001 0000 0100 0000 0000 0000 0000 0000＼&无＼&52.8＼&0001 0000 1000 0000 0000 0000 0000 0000＼&无＼&54.4＼&0001 0001 0000 0000 0000 0000 0000 0000＼&无＼&57.6＼&0001 0010 0000 0000 0000 0000 0000 0000＼&无＼&64＼&0001 0100 0000 0000 0000 0000 0000 0000＼&无＼&]
通过试验可以确定AD9858的舍位位数[B]=20，其规律为[fo=51.6+0.2n]（单位为：MHz）。200 kHz的步进在频率字上的增量后20位仍然全为0。满足[fo=51.6+0.2n]的所有频率点都符合[fo=m∙fc2A]（[m]为整数），而不符合上述公式的频率点均有200 kHz杂散输出。
3.2 解决思路
通过上面的讨论，若要抑制AD9858的200 kHz杂散，就必须满足[fo=m∙fc2A]，也就是说输出的本振频率必须为DDS的“主频率”。在不改变DDS系统时钟[fc]的情况下是无法使抑制所有点的200 kHz的杂散干扰。围绕使舍位均为0这一点展开讨论。
（1）改变频率字FTW
从理论上分析，频率点是以25 kHz为步进的频率点，那么将频率字相应的增大为原频率字的[2M]倍，即将频率字左移[M]位，移位后频率字的后[B]位均为0，这样就可以将有效的抑制因舍位造成的杂散输出，但是由公式[fo=FTW2Nfc]可知，为保证[fo]保持不变，则要求[fc]相应要减小为原系统时钟的[12M]。
例如要求输出本振频率为51.35 MHz，采用原系统时钟[fc]=819.2 MHz，51.35 MHz无法满足[fo=m∙fc2A]，该频率点必然存在200 kHz的杂散干扰。由DDS的频率控制字公式：
[FTW=2N∙fofc] （8）
可以算得：
[FTW（B）]=0001 0000 0000 1100 0000 0000 0000 0000
频率字的后20位不为位0，必然也就引入了舍位噪声。将频率字扩大4倍也就是向左移动2位，即：
[FTW（B）′]=0100 0000 0011 0000 0000 0000 0000 0000
这样后频率字的后20位均为0，也就避免了200 kHz杂散的干扰，此时若要仍然输出51.35 MHz的频率就必须将[fc]改变为原来的[14]，即[fc′]=204.8 MHz。
同样若输出频率为51.325 MHz，将频率字左移3位，[fc]=102.4 MHz。通过这样的更改理论上可以抑制由相位舍位造成的杂散。但是其已无法满足奈奎斯特采样定律的限制，另外分频有助于提供输出频率的相位噪声有[20logfcfo]的改善，这就要求DDS参考频率[fc]尽可能的高。可以看出通过频率字移位是不可行的。
（2）改变[fc]，使[fc]扩大为原来的[2M]倍
同样是为了使输出频率满足[fo=m∙fc2A]，将[fc]扩大为原来的[2M]倍，使[fc′=2M⋅fc]，满足[fo=m⋅fc′2A]。但是此时若保持[fo]不变，则频率字必须相应地向右移动M位，而主要目的是要将频率字的后端位于舍位区域的频率字均转化为0，上述方法得到的效果恰好相反，这样的办法是不可行的。
（3）根据不同的频率[fo]改变相应的[fc]，固定FTW，使FTW的频率字K的后B位全为0。
51.5 MHz无法满足[fo=m∙fc2A]，通过频谱分析仪实际测量该点也存在较强的200 kHz的杂散信号，改变[fc]=824 MHz， 此时的FTW的后B位已经全部为零，同样也肯定满足了[fo=m∙fc2A]。
采用保持频率字不变，只是根据不同的输出频率[fo]改变[fc]，只是需要保证频率控制字FTW的后B位均为0即可。总之采用变换的最终目的是使频率字的后B位均为0。因此若m为2的p次方即[2p]实际上由公式推导出：
[fo=m⋅fc2A⇒fofc=2p2A⇒fofc=2N2p] （9）
此处的[N]要小于[p]，因此就相当于将[fc]进行[2N-p]分频，频率字固定为只有第（[N-p-1]）为1，其他均为0，这样由于[N-p>B]，因相位舍位造成的杂散噪声就不会出现。
这样就可以进行p值的确定：对公式[fo=m∙fc2A]进行推导，求出[fc=fo⋅2Am=fo⋅2A2p]，p一定要大于3，只要采用适合[fc]，就可以避免因为舍位造成的杂散。测试
AD9858的200 kHz杂散图
杂散抑制后的AD9858的200 kHz杂散图
3.3 DDS参考时钟[fc]实现
通过上面的讨论，若要规避因舍位造成的杂散，通过改变[fc]即可满足[fo=m∙fc2A]，消除舍位杂散输出。工程上DDS均采用固定参考时钟[fc]。若改变[fc]，则需要通过其他方式的频率合成技术例如锁相环频率合成技术提供变化的[fc]。这样似乎降低了DDS频率捷变快的优点。实际上[fc]的变化只需要采用很少的点就可以满足[fo=m∙fc2A]，不需要每个[fo]对应一个[fc]。并且[fc]的频率跳变相对带宽很窄，就在很大程度上大大降低锁相环频率合成锁定所需的时间。
4 结 语
本文主要探讨了一种规避DDS因舍位造成的杂散输出的方法，具有很重要的工程意义，创新了频率合成技术在工程中的应用方式。在保证DDS频率合成技术相位噪声低、便于控制等优点的前提下，大幅度改善了DDS致命的杂散输出，同时对DDS频率合成技术在选取参考时钟[fc]时，具有指导意义。
参考文献
[1] 白居宪.低噪声频率合成[M].西安：西安交通大学出版社，1998.
[2] 张蕨盛，曹丽娜.锁相环频率合成技术[M].成都：电子科技大学出版社，1995.
[3] 张有正.频率合成技术[M].北京：人民邮电出版社，1984.
[4] 陈世伟.锁相环路原理及应用[M].北京：兵器工业出版社，1990.
[5] 舒丹舟，卢建川.用DDS实现快速跳频频综[J].电讯技术，1995，35（3）：1⁃5.
[6] 高望，谢仁宏.直接数字频率合成技术及其杂散分析[D].南京：南京理工大学，2002.
[7] 李少谦.新型高速短波跳频系统技术[J].现代军事通信，1999，7（3）：4⁃6.
[8] Analog Devices. GSPS direct digital synthesizer DDS datasheet （AD9858） [M]. Boston： Analog Devices Inc.， 2009.
[9] 恽小华.现代频率合成技术综述[J].电子学报，1995，23（10）：148⁃151.