摘要：频率源是所有通信系统的核心部件，频率源的信号质量直接决定着通信系统的好坏。文中选用高鉴相频率的HMC440芯片作为基本鉴相器，并通过分频器的巧妙设计实现了一种低相噪的跳频频率源。
关键词：HMC440 低相噪 锁相环
中图分类号：TN492 文献标识码：A 文章编号：1007-9416（2012）11-0140-03
随着电子技术的飞速发展，频率源也面临着日益严峻的挑战。低相噪、小成本成为频率源的发展趋势。文中主要是为某型号提供照射信号，照射信号具备频点少、相噪低的特点。作者采用HMC440芯片作为鉴相器，通过其很高的鉴相频率来减少倍频次数，从而达到降低相噪的目的。文中设计了一个L波段步进2.5MHz的低相噪跳频信号源。
1、方案设计
1.1 指标的提出
（1）输出频率：L波段；
（2）频率步进：2.5MHz；
（3）频点：24个频点；
（4）相位噪声：-120dBc/Hz/1KHz；
（5）输出功率≥13dBm。
1.2 方案设计
针对步进间隔，文中采用了2种方案，一种是通过锁相环直接实现步进2.5MHz的跳频信号。如图1所示。
图1 直接倍频框图
图1方案是通过小数锁相环直接分频实现2.5MHz的步进，它的缺点是锁相环直接倍频次数高，相位噪声会有所下降。如图1所示：锁相环的倍频次数Nmax＝136，由此可得相位恶化20lgN=43dB。而我们采用的晶振相位噪声一般在－150dBc/Hz/1KHz，即方案1所设计的L波段信号相位噪声为107dBc/Hz/1KHz。
而另一种方案是采取较高的鉴相频率来实现大步进信号，然后再加入分频器从而实现小步进信号。这种方案的优点就是通过分频降低信号的相噪，并实现大步进转小步进的间隔，从而满足指标的要求。如图2所示。
图2 倍频再分频框图
方案2中，晶振信号直接送入锁相环作为鉴相参考信号，进行N=12～17次倍频，倍频后的信号相位噪声恶化20lgN＝20lg17＝24dB，因此VCO输出信号的相位噪声为-（150-24）dBc/Hz/1KHz =-125dBc/Hz/1KHz。
方案1和方案2进行比较可以得出，方案2通过提高鉴相频率和分频方式，将信号相位噪声提高了18dB，成功实现了低相噪的目标。基于指标要求，作者选择了方案2的设计。
2、方案实现
方案2中，作者根据低相噪的要求选择了Hittite公司的HMC440鉴相器和HMC438分频器。文中后面将着重讲述这两个器件的功能。
2.1 关键器件
2.1.1 鉴相器
HMC440是美国Hittite公司的一种具有低相位、高鉴相频率的鉴频鉴相器。它拥有－153dBc/Hz/@10KHz offset@100MHz的超低基底，即归一化噪声基底为－233dBc/Hz。另外它还拥有高达10MHz～1300MHz的数字鉴频鉴相器和10MHz～2800MHz的5位可编程分频器（N=2～32），它的封装形式为QSOP16，大大节省了空间，且拆卸方便。常见的外围电路如图3所示。
2.1.2 分频器
由于HMC440和晶振均具有很高的相噪基底，因此分频器选择放在VCO输出后的位置。此分频器为Hittite公司的HMC438器件。此器件具备－153dBc/Hz/@100KHz的低相噪、宽带宽、输出功率－1dbm、单电源＋5V电压@80mA、MS8G封装的特点。
它的外围电路如图4所示。
2.1.3 倍频器
倍频器采用了奇次倍频电路，在偶次谐波非常小，这样易于滤除杂波。电路中选用肖特基二极管具有底噪声的特点。用ansoft公司的seranade射频仿真软件对两个倍频器进行了仿真，仿真结果如图5～图6所示。
2.2 硬件电路
2.2.1 版图（如图7）
2.2.2 实物图（如图8）
2.3 测试数据
根据方案2的设计，文中实现了2.5MHz步进的L波段跳频信号。测得信号相位噪声为-123dBc/Hz/1KHz，与理论值仅差2dB，满足-120dBc/Hz/1KHz相噪的信号要求。数据曲线如图9所示。
3、结语
锁相环是实现高频段跳频源的一种常见方式。文中的特别之处在于绕过直接实现步进的方式，避免了倍频次数高，相噪差的缺点，而是使用高频段信号作为鉴相频率从而实现了频段高、相噪低的优点，更在锁相环之后使用低相噪分频器，既可达到实现小步进又能优化相位噪声的目的。
参考文献
[1]电子文档HMC440.PDF.美国Hittite公司.
[2]电子文档HMC438.PDF.美国Hittite公司.
[3]黄智伟.锁相环与频率合成器电路设计.西安电子科技大学出版社，2008.