摘 要：本篇文章描述了FTLT-A（16*E1/4*STM1）TDMoP单板硬件设计，介绍了主要功能模块关键电路硬件设计并对实行E1和STM1功能的CESoP FPGA进行了较详尽的描述。
关键词：FTLT-A；E1/STM1；CESoP FPGA
中图分类号：TN915.05
1 概述
FTLT-A 板卡是OLT 系统中的TDM LT 线卡，FTLT-A提供4个STM-1接口和16个E1接口。FTLT-A 板卡用做GPON OLT STM-1 上联终端设备卡。此论文是关于FTLT-A板卡的硬件设计。
2 功能描述
FTLT-A 板卡包含STM1 接口电路和16 E1 相关的电路，前向面板提供16个E1 接口连接器。FTLT-A板
卡的功能是在基于包的网络上提供STM1和E1的电路仿真业务。
FTLT-A提供STM-1接口和E1接口。
STM-1 支持1：1和1+1保护，共提供2+2 STM1 接口。STM1 接口支持 STM-1/OC-3 工业标准的SFP 光模块。
1+1CES流保护功能，且CES流上/下行转换时间不超过5毫秒。
支持16个E1接口，每个E1通道支持CES功能，支持至多128伪线（pseudowires）（63*E1）。
封装：基于MPLS的SAToP per RFC4553；基于IP/UPD；基于Ethernet的MEF8。
时序模式：时序模式采用自适应时序和基于IEEE1588v2&RTP的差分时序
提供外部BITS（楼宇综合定时供给系统）参考时钟输出接口
满足ITU-T G.707同步数字系列（SDH）的网络节点接口标准
可与用户端设备实现IOP互通测试
3 FTLT-A 硬件架构 AC2481*2 + SWITCH + OBC
FTLT-A硬件架构如图所示，主要包含PQII pro MPC8347、Switch BCM56134、CES FPGA AC2481、E1 LIU 芯片DS26334。
FTLT-A 板卡应当运行于-40oC 到 +65oC的环境温度中，此板卡满足Class B EMC要求，此板卡使用的主芯片及功能简述如下：
PQII pro MPC8347：FTLT-A板卡管理控制功能主要由主控制器芯片MPC8347来实现，如可以实现FPGA 下载、电源监控、SFP 模块访问控制、E1芯片访问控制等等。
AC2481可以实现STM1与E1功能的FPGA 功能模块，此FPGA 提供STM1 数据 和 E1 数据到以太网数据包的封装，也提供以太网数据包到STM1 数据和E1 数据的解封。CES FPGA 通过2*SGMII接口与交换芯片BCM56134直接相接。
交换机使用Broadcom 公司的交换芯片BCM56134，此交换芯片用来实现包转发功能。
DS26334是16 通道LIU芯片，在FTLT-A 板卡上提供16 通道 E1 接口。
3.1 主控模块 MPC8347
FTLT-A 主控模块基于 Freescale‘s e300 core MPC8347 处理器。并非MPC8347所有的的功能单元使用于FTLT-A板卡，FTLT-A主要使用MPC8347以下功能单元。
e300c1 PowerPC处理器核。 运行速率可高达667 MHz， e300c1 PowerPC处理器核拥有高性能。支持浮点、整型、存/取、系统寄存器和分支处理单元；此处理器带有加锁功能的32K字节的指令缓存和32K字节的数据缓存。
双数据速率，MPC8347带有DDR1/DDR2 SDRAM 存贮器控制器，数据接口支持32位或64位，数据速率高达333MHz，并且支持ECC功能。FTLT-A板卡设计使用64位数据接口。
PCI 接口，PCI 规范R2.3 兼容。 具有高达66MHz的数据总线速率， 通过 PCI接口可访问内部配置寄存器。可支持32位或64位数据宽度。FTLT-A 板卡设计使用32位数据宽度。
本地总线控制器 （LBC）。支持多路复用的32位地址和数据， 运行速度可以达到133MHz，具有8个片选可以支持8个外部从设备。
通用并行 I/O （GPIO），具有64个并行I/O引脚可被各种芯片接口复用。
FTLT设计中MPC8347选用的速率是“400/266”，即使用400MHz core 时钟和266 MHz ccb 时钟，配置 DDR控制器时钟参数1：1比率，即DDR 时钟速率配置为266MHz，数据宽度硬件设计为64位。
3.2 交换芯片 BCM56134
Broadcom BCM56134支持L2/L3层交换，支持快速的FE 交换应用开发。BCM56134集成4个1.0 GbE/2.5 GbE 堆叠/上联端口和24个可配置的100Mbps S3MII端口。在FTLT-A板卡设计中，BCM56134 和 CES FPGA 之间通过 SGMII 端口相接，BCM56134主要实现包转发功能。
上行方向： FTLT-A接收TDM帧，CES FAPGA AC2481把TDM数据帧封装成以太网数据包，通过SGMII接口到达BCM56134， 在BCM56134中进行转发，最终通过背板SERDES端口到达NTA/NTB交换机，在NTA/NTB中以太网数据包形式通过GPON上行口转发出去，在以太网数据网络中进行传输。
下行方向：来自于NTA/NTB 的GPON下行以太网数据包通过背板达到 FTLT-A 交换机 BCM56134，在BCM56134进行转发，通过SGMII口到达CES FPGA，在CES FPGA 中，以太网数据包被解封为连续的TDM位流（STM1数据流和E1 数据流）进行传输。
3.3 CESoP FPGA AC2481
FTLT-A板卡最核心的芯片是CES FPGA AC2481，STM1和E1 TDM业务就由此芯片来实现。CES FPGA AC2481作为包上面的非结构化的时分复用（TDMoP）设备，可以支持2个STM-1/OC-3 接口和32 E1/DS1 接口，FLTT-A通过与16通道LIU设备相接提供32个E1/DS1接口。设备内部集成了PHD 成帧器/监控器和PSN内核。
通过SGMII 接口，FPGA 把STM1 数据和E1数据封装成以太网包；反之亦然。另外，AC2481 CPU接口时钟频率使用来自于MPC8347的时钟33MHz LCLK。
AC2481 CES FPGA 通过代码编程主要实现以下功能模块：STM-1/4 –OC-3/12 RSOH/MSOH 处理功能；高阶指针处理器功能；互通功能 DS1 成帧器（FMON/PMON；E1 TS0/TS16 产生器和监控器；通用 PDH 成帧器 （UPF）；PSN 和以太网服务层；以太网物理层；PRBS 产生器，检查器。
3.3.1 LIU接口
AC2481支持LIU两个管理时钟输出，两个LIU复位输出， AC2481 FPGA也支持两个LIU中断输入信号。
3.3.2 CPU接口
FPGA 支持16位Freescale PowerQuicc II Pro CPU 总线用来访问设备的寄存器表。内部寄存器是32位访问的，软件设计必须注意32数据访问在软件中要分成两个16位进行访问。
3.3.3 SPI接口
AC2481提供一个SPI接口用来控制Maxim DS26334 LIU。SPI时钟频率设为77.76MHz/32 （2430kHz）。AC2481支持两个SPICS输出， 因此一片AC2481可以支持两片外部LIU设备。
3.3.4 DDR2 RAM 接口
FPGA支持外部DDR2 SRAM访问，DDR2 SDRAM 提供互通功能中封装和解封的包缓冲空间。外部DDR2 RAM 为每通道提供32ms抖动缓冲器。
3.3.5 STM-1 接口
AC2481 FPGA 支持2个STM-1收发器， STM-1收发器支持下面的功能：
接收方向：数据和时钟从输入的155.52Mbit/s 数据流恢复， 8位的并行数据流（19.44Mbyte/s）被
运送到设备的内部逻辑。
发送方向：接收来自TBP的并行数据流并转换成155.52Mbit/s的串行数据流。
3.3.6 参考时钟
（1）参考时钟输出
FPGA支持两个参考时钟输出， 这两个参考时钟来源于E1 或 STM-1/OC-3线路接口。E1 模式下 AC2481使用1.544MHz工作频率，DS1 和 STM1/OC3模式下 AC2481使用2.048MHz工作频率。
E1/DS1 和 STM-1/OC-3参考时钟选择通过控制寄存器REFCLKSEL[0：1][0：1]的不同配置进行选择。
REFCLKSEL[n] =00：选择 E1/DS1 参考时钟
REFCLKSEL[n] =01：选择 STM-1/OC-3 #0 参考时钟
REFCLKSEL[n] =1x：选择 STM-1/OC-3 #1 参考时钟
（2）参考时钟输入
FPGA 支持两个来自同一个时钟源的77.76MHz 核时钟输入。时钟STM1_REFCLK被用做STM-1和BP622 线路接口CDR参考时钟，时钟 CLK78M 被用做核时钟。FPGA支持一个125MHz 以太网参考时钟输入。
（3）互通功能信道号码分配
AC2481 支持158 E1信道和200 DS1信道，32 信道来源于LIU E1/DS1接口， 126/168 E1/DS1 来源于信道化SDH/SONET interface.
3.4 E1 LIU DS26334
DS26334为16端口短/长程线路接口单元（LIU），此芯片无需外部端接就可以实现E1/T1/J1功能。内置频率合成器从一路主时钟输入产生不同频率的E1/T1/J1时钟。该芯片还提供两路参考时钟输出。
FTLT-A单板中，DS26334仅仅提供E1功能接口，根据硬件设计，接收边提供一个120欧姆的外部阻抗，所以在接收边不需要提供内部阻抗匹配，发送边硬件设计中没有提供120欧姆的外部阻抗，因此发送边需要提供内部阻抗匹配。DS26334 可以通过寄存器配置来实现内部阻抗配置与否， FTLT-A DS26334 内部阻抗配置寄存器配置如下：
GC.RIMPMS=0 部分内部阻抗匹配；TS.RIMPON=0 接收方向没有内部阻抗匹配
TS.TIMPOFF=0 使能发送方向内部阻抗匹配；TS.TIMPRM=1 120ohm
3.5 LIU DS26503
DS26503是BITS时钟恢复芯片，也可用作基本T1/E1收发器。接收部分可从T1， E1和6312kHz同步时序接口中恢复时钟。
FTLT-A板卡中DS26503用来实现NTA/NTB 和FTLT-A的时钟同步功能，不提供E1 业务。前面板提供两个RJ45 连接器，一个RJ45连接器用作 BITS 输入信号，另一个RJ45连接器用作BITS输出信号。DS26503 从BITS 输入信号中恢复2.048MHz时钟，此时钟用作ZL30143参考时钟输入。另外DS2653 提供BITS 输出信号到BITS OUT RJ45，然后通过线缆此信号输出到NTA/NTB，从而实现整个系统的时钟同步功能。
FTLT-A板卡采用E1 CRC4 模式来配置DS26503寄存器，具体寄存器配置信息如下表所示。
3.6 电源转换电路
FTLT-A 单板采用48V直流供电，此直流电源由背板提供，直流电压及波动范围如下：
额定电压：-48V；波动范围：-36V ～ -72V
电源模块IBC17AEW4812EY实现 -48V->12V的电源转换，ADP1829实现 12V ->0.9V，12V->1.2V电源转换，MAX1830实现 3.3V->1.1V，3.3V->1.5V，3.3V->2.5V 电源转换
3.7 STM1 和E1 端口映射
FTLT-A 前面板提供一个连接器与E1线缆相接，总共提供16路E1端口。连接器的E1 端口定义和LIU DS26334 E1 端口以及FPGA AC281 E1 端口定义不相同，三者之间存在一个映射关系。实际应用中软件根据此映射关系进行端口的对应。
4 小结
此论文是关于FTLT-A（16*E1/4*STM1）TDMoP单板硬件设计，包含主要功能模块设计，关键电路硬件设计以及所需电源供电电路设计等，另外也提供一些软件开发有价值的信息以及传输信号的映射。由于E1和STM1的实现主要在CESoP FPGA AC2481中实现，所以对CESoP FPGA AC2481的功能模块设计进行了较详细的描述，并且给出单板设计中关键芯片的寄存器设置。
参考文献：
[1]胡志文.针对硬件部件设计的专用搜索引擎设计[J].计算机光盘软件与应用，2012（23）：192+190.
[2]郝敏钗.基于SPCE061A的智能轮椅控制系统硬件设计[J].计算机光盘软件与应用，2012（02）：95+90.