摘 要：本文采用高性能，高集成度的FPGA+DSP的视频采集处理方案，以国际先进的H.264标准作伪传输标准搭配DM642以提高视频信号的压缩率。设计主要借助高速CCD，高速AD9280模数转换芯片，FPGA+DSP结构来实现一个视频采集系统的高速处理。
关键词：视频采集 H.264 离散余弦变换 DSP+FPGA
中图分类号：TP393 文献标识码：A 文章编号：1672-3791（2012）12（c）-0019-02
随着人们对视频数据的要求越来越高，高清晰、实时性视频数据量越来越大，视频的实时处理难度也在逐渐增大。作为信息获取的一个关键环节，高速数据采集与处理系统的研究越来越受到人们的关注。
1 高速视频传输系统原理
本文集CCD，AD9280，DSP（DM642）+FPGA（EP1C6 T144C8）于一体的高速视频采集系统的设计方法。
基本工作原理：高速CCD捕捉光信号经过处理系统上电后，把光信号转化成模拟电信号并传至AD9280，AD9280完成A/D转换，数字信号通过DM642视频处理器按H.264标准进行编码，然后通过SPI总线送入FPGA中进行处理，DSP完成数字信号处理工作，最后由驱动电路驱动激光器发光将信号发射出去。系统原理框图如图1所示。
2 各部分说明
2.1 CCD
采用高速CCD摄像头作为视频输入端是本设计所追求的高速体现之一。CCD视频输出PAL制模拟视频信号，需要进行数字压缩编码将模拟信号数字化，视频处理结构框图如图2所示。
2.2 AD9280
视频处理系统的重要部分—— 视频解码模块（AD9280）。它是单芯片，单电源，8bit，32msps模数转换器，中频亚采样高达135 MHz，可工作在2.7～5.5 V单电源范围，采样信道输入频率可以超过奈奎斯特频率。此芯片的应用也是实现高速处理的重要一步。图3揭示了钳位工作需要的外部控制信号。
AD9280输入电容大小是由捕获时间和钳位间隔的最小电压确共同定电压降根据计算，t是嵌位间隔时间。
2.3 DM642
DM642全名TMS320DM642，是TI公司C6000系列DSP中最新的定点DSP。其特点是当工作在720M赫兹的时钟频率下，其处理性能最高可达5760 m/s，高度的灵活性和可编程性，外围集成了非常完整的音频、视频和网络通信等设备及接口。通过利用DSP的超长指令字结构（VL1w）和流水线结构并综合应用其它手段设计优化程序，使系统模块H.264编码效率大大提高。
本系统采用高度压缩数字视频编解码器标准-H.264。相对于MPEG一4、H.263等视频压缩标准，它具有更低的码率、更高的图像质量和更强的容错能力[3]。H.264标准采用4∶2∶0 YUV格式输入，其最大的优势是具有很高的数据压缩比率，图像流畅的质量也很高。H.264对帧内或帧间预测残差进行离散余弦变换编码变换（DCT）。其二维离散余弦变换公式为：
二维离散余弦逆变换表示为：
（x，y=0，1，2……N-1）
2.4 激光器调制部分说明
FPGA在高速数据采集方面有单片机和DSP无法比拟的优势：时钟频率高，内部时延小；全部控制逻辑由硬件完成，速度快，效率高；组成形式灵活，可以集成外围控制、译码和接口电路[4]。对于信号处理部分（这里采用FPGA软件编程）选用EP1C6 T144C8，它可以为CCD提供工作所需要的驱动时序，同时接受经过A/D转换的CCD输出图像数据。EP1C6 T144C8将经编码变换后的数字信号经过由FPGA的软件编程程序进一步进行信号处理后，再把处理好的信号直接传给半导体激光器以此来完成视频信号的高速采集。
3 实验结果
系统接收部分ModelSim仿真图如图4所示。
4 结语
本设计的高速重点体现在高速CCD，中频亚采样高达135 MHz的AD9280模数转换芯片以及高压缩率的DM642芯片的使用上。实验结果测得采样频率约可150 m/s，编码效率较高，图像失真效果不明显，达到了实时图像处理的要求。视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。
参考文献
[1]王文武，曹治国，张贵清.基于FPGA和DSP的并行数据采集系统的设计[J].微计算机信息，2004（11）：21-23.
[2]柴聪娴.基于DM642的视频图像采集压缩传输[J].大众科技，2011（1）.
[3]杨永志，曾庆立.基于FPGA+DSP的高速数据采集系统设计[J].吉首大学学报，2009（4）.